半导体封装设备行业报告（106页）

行业报告下载 2024年06月07日 07:26 管理员

晶圆级封装（Wafer-level packaging, WLP）：不同于传统封装工艺，WLP在芯片还在晶圆上的时候就对芯片进行封装，保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片。晶圆级芯片封装又可分为扇入型（Fan-in WLP）和扇出型（Fan-out WLP），扇入型将导线和锡球固定在晶圆顶部，而扇出型则将芯片重新排列为模塑晶圆，二者最大的区别在于扇出型引脚数多于扇入型、封装尺寸较大，在大批量生产时，扇入型通常比扇出型更经济，因为制造过程相对简单，然而如果需要更高的I/O引脚数量或更复杂的设计，扇出型可能是更好的选择。WLP已广泛用于闪速存储器、EEPROM、高速DRAM、SRAM、LCD 驱动器、射频器件、逻辑器件、电源／电池管理器件和模拟器件 (稳压器、温度传感器、控制器、运算放大器、功率放大器)等领域。再分布层技术（Redistribution layer，RDL）：在晶圆表面沉积金属层和相应的介质层，并形成金属布线，对IO端口进行重新布局，将其布局到新的、占位更为宽松的区域，并形成面阵列排布。在芯片设计和制造时，IO 端口一般分布在芯片的边沿或者四周，这对于引线键合工艺来说很方便，但对于倒装技术来说就有些困难，因此RDL应运而生。在芯片封装过程中，RDL 用于重新分配芯片上的电路布线，将其连接到封装基板上的引脚或其他组件，这有助于实现更复杂的电路连接、提高性能并减小封装面积。晶圆级封装中RDL是最为关键的技术，通过RDL将IO端口进行扇入或者扇出；在2.5D封装中，通过RDL将网络互联并分布到不同的位置，从而将硅基板上方芯片的Bump和基板下方的Bump连接；在3D 封装中，堆叠上下是不同类型芯片时需要RDL重布线层将上下层芯片的IO进行对准，从而完成电气互联。硅通孔技术（Through Silicon Via，TSV）：在芯片内部垂直穿透硅片并连接芯片顶部和底部的金属线，主要作用是实现不同芯片层级之间的电信号连接。TSV可分为2.5D和3D，2.5D需要中介层Inteposer，典型应用为台积电的CoWos（Chip-on-Wafer-on-Substrate），3D无需中介层，典型应用为SK海力士、三星的HBM （High Bandwidth Memory）。

半导体封装设备行业报告（106页）