半导体行业深度报告：CHIPLET（11页）

行业报告下载 2022年09月17日 07:55 管理员

Chiplet 目前封装方案主要包括 2.5D 封装、3D 封装、MCM 封装等类型。2.5D 封装将多个芯片并列排在中介层（Interposer）上，经由微凸块（Micro Bump）连结，让内部金属线连接芯片间的电子讯号，再通过矽穿孔（TSV）来连结下方的金属凸块（Solder Bump），再通过导线载板连结外部金属球，实现各部件之间紧密的连接。3D 封装则直接将各芯片进行堆叠，在芯片制作电晶体（CMOS）结构，并直接使用矽穿孔来连结芯片间的电子讯号。MCM技术是将多个LSI/VLSI/ASIC裸芯片和其它元器件组装在同一块多层互连基板上，然后进行封装。国际厂商积极布局 Chiplet 封装。目前 Intel、TSMC、Samsung 等多家公司均创建了自己的 Chiplet 生态系统，积极抢占 Chiplet 先进封装市场。 Intel 推出 3D 堆叠异构系统集成技术 Foveros 与嵌入式多芯片互联桥接技术 EMIB。该封装技术采用 3D 堆栈来实现逻辑对逻辑的集成，为设计人员提供了极大的灵活性，从而在新设备外形要素中混搭使用技术 IP 块与各种内存和输入/输出元素。产品可以分成更小的小芯片 (Chiplet) 或块 (tile)，其中 I/O、SRAM 和电源传输电路在基础芯片中制造，高性能逻辑小芯片或块堆叠在顶部。EMIB 技术将有机基板和硅基板相结合，在有机基板上埋嵌硅基板实现高密度互连，通过这样的架构保持互连密度和性能，此外还可以减少制造成本。TSMC 推出的 3D Fabric，搭载了 3D Silicon Stacking 和 CoWoS、InFO 等先进封装技术。

台积电的3DFabric系列技术包括2D和3D前端和后端互连技术，前端技术TSMC-SoIC 使用 3D 硅堆叠所需的尖端硅晶圆厂的精度和方法，包括晶圆芯片（CoW）和晶圆对晶圆（WoW）芯片堆栈技术，允许相似和不同芯片的 3D 堆栈提供多种功能，包括通过增加运算核心数量来提高运算能力、堆栈式内存可提供更多内存和更高的带宽、通过深沟式电容改善功率传输。台积电还拥有多个专属的后端晶圆厂，这些晶圆厂可以组装和测试包括 3D 堆栈芯片在内的硅芯片，并将其加工成封装后的装置。台积公司 3D Fabric 的后端工艺包括 CoWoS 和 InFO 系列的封装技术。国内企业通富微电、长电科技积极布局 Chiplet 封装技术。长电科技于 6 月加入 UCIe 产业联盟参与推动 Chiplet 接口规范标准化，根据投资者问答，公司去年推出了 XDFOI™ 全系列极高密度扇出型封装解决方案，该技术是一种面向 Chiplet 的极高密度，多扇出型封装高密度异构集成解决方案，包括 2D/2.5D/3D Chiplet，能够为客户提供从常规密度到极高密度，从极小尺寸到极大尺寸的一站式服务。通富微电与 AMD 密切合作，是 AMD 的重要封测代工厂，在 Chiplet、WLP、SiP、Fanout、2.5D、3D 堆叠等方面均有布局和储备，现已具备 Chiplet 先进封装技术大规模生产能力。 Chiplet 封装推动对芯片测试机的需求增长。相比 SoC 封装，Chiplet 架构芯片的制作需要多个裸芯片，单个裸芯片的失效则会导致整个芯片的失效，这要求封测公司进行更多数量的测试以减少失效芯片带来的损失。目前华峰测控、长川科技均在测试机方面有所布局，有望受益 Chiplet 封装带来的测试机需求增长。